نکاتی در مورد طراحی شماتیک فلش و پروگام کردن قطعات Xilinx V6 FPGA

فرمت: PDF زبان: فارسی تعداد صفحات: 72 در این فایل نکاتی در مورد طراحی شماتیک بردهای دارای Xilinx Virtex-6 FPGA بیان شده است که برای طراحان شماتیک بردهای FPGA خانوائده های دیگر هم مفید خواهد بود. FPGA    های   Virtex-6   با بارگذاری داده‌های پیکربندی (رشته بیتی) در حافظه داخلی، پیکربندی می‌شوند . FPGA   های   Virtex-6   می‌توانند خودشان را از یک دستگاه حافظه خارجی غیر فرار، بارگذاری کنند، یا می‌توانند از یک منبع هوشمند خارجی ، مثل یک میکروپروسسور، پردازنده   DSP ، میکرو کنترلر،   PC ، یا یک دستگاه تست برد (board tester) ، برای پیکربندی استفاده کنند. درهرصورت دو مسیر داده عمومی جهت پیکربندی وجود دارد. یکی مسیر داده سریال که جهت اشغال حداقل پایه‌های لازم، استفاده می‌شود، و دیگری مسیر داده‌ای با عرض   8-bit  ،   16-bit  یا   32-bit  است که برای عملکرد قوی یا جهت دستیابی (یا اتصال) به رابط‌های استاندارد صنعتی، مورد استفاده قرار می‌گیرد، که برای منابع د ...

راهنمای طراحی شماتیک قسمت فلش و حافظه برنامه ریزی Xilinx FPGA Spartan6

در این کتابچه شما با طراحی شماتیک قسمت فلش و برنامه ریزی قطعات اسپارتان 6 شرکت Xilinx، نکات کشیدن شماتیک و مدهای مختلف برنامه ریزی آن آشنا می شوید. بخشهایی از این کتابچه را مطالعه نمائید.   * در FPGA های Spartan-6 اطلاعات پیکربندی سفارشی‌شده را (سفارشی توسط طراح) در لچ های داخلی قطعه‌ای به نام SRAM ذخیره می‌کنند. تعداد بیت‌های پیکربندی بین 3 تا 33 مگابایت متغیر است و این حجم با توجه به سایز قطعه و نحوه و ابزار پیاده‌سازی طراحی کاربر، متغیر می‌باشد. فضای ذخیره اطلاعات فرار می‌باشد یعنی هنگامی‌که FPGA را روشن می‌کنیم باید توجه کنیم که اطلاعات مورداستفاده خود را دوباره بازیابی کنیم. همچنین در هر زمان می‌توان برای بازیابی اطلاعات به‌صورت دستی پین PROGRAM_B را با فشار دادن در حالت پایین قرار دارد (این کار، پین را در حالت 0 یا Low قرار می‌دهد.   * مراحل پیکربندی را می‌توان به ترتیب زیر ذکر کرد: 1: این مرحله نخستین می‌باشد که در این مرحله وضعیت Power-up نمایش داده می‌شود در این حالت یا Power ...